top of page
  • OPENEDGES

OPENEDGES 的内存子系统 IP 被 ASICLAND 选择用于下一代 AI 应用


韩国首尔,2024 年 5 月 31 日 --- 领先的内存子系统 IP 提供商 OPENEDGES Technology, Inc. (OPENEDGES) 很高兴宣布最近与 ASICLAND 达成许可协议。该协议涉及为 ASICLAND 客户的一个项目实施 OPENEDGES 的综合内存子系统 IP,包括 DDR 内存控制器 (OMC)、DDR PHY (OPHY) 和 NoC 互连 (OIC),使用 12nm 工艺节点的先进 LPDDR5X。这些 IP 将用于开发检索增强生成 (RAG) 系统。RAG 系统是一种尖端的自然语言处理 (NLP) 技术,结合了文档检索系统和大型语言模型 (生成式 AI) 的优势。 OPENEDGES 的内存子系统 IP 旨在为 AI 应用提供卓越的性能、低延迟和高 DRAM 利用率。

 

ASICLAND 成立于 2016 年,是一家综合性 ASIC 设计公司,专门使用从 5nm 到 28nm 的工艺节点开发高科技半导体。ASICLAND 提供完整的架构设计服务和一站式解决方案,提供完全封装和测试的芯片,以显著缩短整体设计时间。该公司自 2019 年以来一直是台积电价值链联盟 (VCA) 的唯一韩国成员,自 2018 年以来一直是 Arm 认可的设计合作伙伴 (ADP)。

 

通过集成 OPENEDGES 的先进内存子系统 IP,ASICLAND 旨在显著提高其 AI 应用 SoC 的性能和可靠性,最大限度地缩小芯片尺寸并节省功耗。 OPENEDGES 的内存子系统 IP 旨在协同工作,提供卓越的性能,DRAM 利用率提高 30% 以上,PHY 面积减少约 50%,同时集成更容易,配置选项灵活。此外,这种组合内存子系统 IP 有助于在 SoC 的整个内存子系统中实现大型反馈控制回路,从而提高流量服务质量 (QoS)、性能、带宽和延迟。总体而言,专有的 QoS 技术可有效管理延迟,将平均和峰值延迟减少近一半,从而减少面积并降低功耗。此外,ActiveQoS 功能支持的基于反馈回路的高级流量控制可确保延迟敏感型流量得到优先处理并按时交付,通过根据缓冲区状态和紧急程度管理流量来减少延迟和拥塞。

 


“OPENEDGES 的 IP 旨在满足动态需求,并提供全面的解决方案,提供整个内存系统的整体视图,”OPENEDGES Technology 首席执行官 Sean Lee 表示。 “我们很高兴再次与 ASICLAND 合作,结合我们的先进技术推动半导体领域的创新。”

 

“OPENEDGES 是我们首选的内存子系统 IP 公司,”ASICLAND 首席执行官 JongMin Lee 表示。“自 2019 年首次接触以来,他们一直是值得信赖的合作伙伴。我们感谢他们对我们的项目的专注态度以及他们致力于确保客户成功的承诺。”

 

###

Comments


bottom of page